異構(gòu)芯片復(fù)雜性增加100多倍 小芯片先進(jìn)封裝面臨未知挑戰(zhàn)

異構(gòu)集成是芯片行業(yè)發(fā)展的方向，但異構(gòu)帶來(lái)的設(shè)計(jì)復(fù)雜性增加百倍。同時(shí)，小芯片的先進(jìn)封裝也還面臨未知的挑戰(zhàn)。還有，上層的軟件復(fù)雜性也是不得不解決的問(wèn)題。芯片行業(yè)面臨的指數(shù)級(jí)的復(fù)雜性增加，需要包括 EDA 工具、芯片設(shè)計(jì)公司、IP 供應(yīng)商、代工廠的全產(chǎn)業(yè)鏈加強(qiáng)協(xié)作，共同面對(duì)，這也是當(dāng)下十年芯片行業(yè)需要應(yīng)對(duì)的挑戰(zhàn)。

將更多不同種類的處理器和存儲(chǔ)器集成在一顆芯片或封裝在一起會(huì)導(dǎo)致芯片設(shè)計(jì)復(fù)雜性的急劇上升。

有充分的理由將更多芯片集成到 SoC 或進(jìn)行先進(jìn)封裝，這增加了芯片的功能，可以大大提高性能和降低功耗，僅通過(guò)微縮晶體管難以實(shí)現(xiàn)。但是，無(wú)論各個(gè)組件有多小，它們都需要占用空間。實(shí)際上，最先進(jìn)的平面芯片超過(guò)尺寸限制并不罕見(jiàn)，將不同的芯片“縫合”在一起以提供更多的空間。

異構(gòu)芯片復(fù)雜性指數(shù)級(jí)增加

但各種功能的元件封裝在一起也極大地增加了設(shè)備的復(fù)雜性。消除由于更大的芯片面積或封裝帶來(lái)的多芯片間的復(fù)雜性增加以及各種問(wèn)題，正成為一個(gè)巨大的挑戰(zhàn)。

過(guò)去，芯片包括處理器，片內(nèi)和片外存儲(chǔ)器以及 I/O?，F(xiàn)在，一個(gè) SoC 可能包括多核 CPU、GPU、FPGA、eFPGA 和其他專用加速器，以及 MCU、DSP 和 NPU 的集成。還可能有各種類型內(nèi)存和存儲(chǔ)，比如 DRAM、MRAM、SRAM 和閃存。還會(huì)有多種 I/O，一些用于短距離通信，一些用于中距離和遠(yuǎn)程通信，每個(gè) I/O 具有不同的頻率和信號(hào)隔離要求。

更糟糕的是，這些設(shè)計(jì)針對(duì)特定市場(chǎng)和應(yīng)用進(jìn)行了定制。幾年前，絕大多數(shù)芯片是為計(jì)算機(jī)或智能手機(jī)設(shè)計(jì)，那時(shí)工程團(tuán)隊(duì)才能夠解決每個(gè)設(shè)備中的錯(cuò)誤，并解決這些設(shè)計(jì)中的大多數(shù)未知問(wèn)題。但如今情況已經(jīng)不同，先進(jìn)的芯片是為更大的系統(tǒng)(例如汽車或特定的云計(jì)算操作)設(shè)計(jì)，新的交互方式還未被完全理解。

所有的大型 EDA 供應(yīng)商對(duì)這些問(wèn)題的量化方式都不同，但趨勢(shì)是相似的。無(wú)論它們?nèi)绾畏指顢?shù)據(jù)，每種方法都顯示出復(fù)雜性的急劇上升，結(jié)果帶來(lái)了更多潛在的問(wèn)題。

例如，工程仿真軟件和服務(wù)提供商 Ansys 著重研究未知數(shù)，從 2000 年的 0.1mm² 裸片上大約 70 萬(wàn)個(gè)未知數(shù)，到 2020 年 2mm² 的裸片未知數(shù)增加到 950 萬(wàn)個(gè)，而今年 30mm²(1.18 英寸 ²)的裸片則達(dá)到 1.02 億個(gè)未知數(shù)(參見(jiàn)圖 1)。

“IC 設(shè)計(jì)最好根據(jù)其工作的系統(tǒng)環(huán)境進(jìn)行設(shè)計(jì)，”Ansys 主管 Rich Goldman 說(shuō)。“我們一直做的是芯片設(shè)計(jì)，然后圍繞它構(gòu)建系統(tǒng)。但系統(tǒng)公司會(huì)先設(shè)計(jì)系統(tǒng)，然后再設(shè)計(jì)芯片。因此，現(xiàn)在更需要在整個(gè)系統(tǒng)環(huán)境中模擬芯片。”

Synopsys 使用不同的數(shù)據(jù)指出類似的問(wèn)題。它強(qiáng)調(diào)了異構(gòu)計(jì)算設(shè)計(jì)的復(fù)雜性，在過(guò)去幾年中，這種復(fù)雜性已增長(zhǎng)了 100 倍以上(參見(jiàn)圖 2)。

“當(dāng)你想到設(shè)備的來(lái)源，會(huì)得到一條 CV(電容 - 電壓)曲線，一條 IV(電流 - 電壓)曲線，并且可以對(duì)設(shè)備進(jìn)行預(yù)測(cè)的模型。”Synopsys 公司工程副總裁 Aveek Sarkar 說(shuō)道，“對(duì)所有這些參數(shù)進(jìn)行建模變得越來(lái)越復(fù)雜。有客戶問(wèn)我們，' 你真的需要使用該模型嗎?還是可以調(diào)整，因?yàn)槊總€(gè)模型都內(nèi)置了太多的保護(hù)?’過(guò)去，我們可以留有余地，但現(xiàn)在不能。那么，可以將一些用于創(chuàng)建模型的數(shù)據(jù)用于上游，然后從那里開(kāi)始嗎?'”

從可變性的角度來(lái)看，西門子 EDA 指出了類似的趨勢(shì)，特別是因?yàn)槟M電路(見(jiàn)圖 3)。值得注意的是，由于芯片中模擬 / 混合信號(hào)的數(shù)量不斷增加，尤其是電力電子設(shè)備和傳感器。

西門子 EDA 驗(yàn)證首席科學(xué)家 Harry Foster 表示：“正在發(fā)生的事情是，該行業(yè)正在繼續(xù)向先進(jìn)半導(dǎo)體節(jié)點(diǎn)演進(jìn)，在這種情況下，很難對(duì)可變性進(jìn)行建模。最重要的是，這些模型隨著流程的發(fā)展演進(jìn)。有很多工藝角需要驗(yàn)證。但是，更有趣的趨勢(shì)是，隨著復(fù)雜混合信號(hào)設(shè)計(jì)的增加，無(wú)論采用何種節(jié)點(diǎn)，芯片公司試圖優(yōu)化芯片面積，包括模擬器件。”

在三個(gè)維度上進(jìn)行擴(kuò)展會(huì)增加另一個(gè)層次的復(fù)雜性。架構(gòu)已經(jīng)發(fā)生了變化，以便能夠?qū)⒏嗟挠?jì)算功能集成到一個(gè)封裝中，而不是在一個(gè)裸片上，但這增加了復(fù)雜性。

盡管可以將所有功能集成到一個(gè)裸片或?qū)⒍鄠€(gè)裸片封裝在一起，但使用插入器或某種類型的橋?qū)⑺鼈冞B接在一起的速度更快。以前，這種方法會(huì)帶來(lái)性能和功耗的損失，但是使用較粗的管道進(jìn)行三維平面布置可以縮短信號(hào)傳輸所需的距離，從而減少驅(qū)動(dòng)電流。

“到了超越摩爾定律的時(shí)代意味著芯片流程中還需要更多工具。”CadenceCustom IC&PCB Group 產(chǎn)品管理部門主管 John Park 說(shuō)，“特別是，頂層規(guī)劃需要多個(gè)系統(tǒng)級(jí)(多小芯片)分析工具。這些工具是 SoC 設(shè)計(jì)人員的新工具，流程比以往任何時(shí)候都更加復(fù)雜。”

如何解決復(fù)雜性問(wèn)題?

在針對(duì)特定應(yīng)用或市場(chǎng)定制的先進(jìn)芯片或高級(jí)封裝中，幾乎需要一次性處理復(fù)雜性。所發(fā)生的變化是，其中許多芯片設(shè)計(jì)不再以十億個(gè)為單位生產(chǎn)芯片。即使是衍生芯片，看起來(lái)也可能與原始架構(gòu)有很大不同。

對(duì)于開(kāi)發(fā)這些芯片的系統(tǒng)供應(yīng)商，成本分布在整個(gè)系統(tǒng)開(kāi)發(fā)中，并且在某些情況下，可以按運(yùn)營(yíng)成本攤銷。因此，對(duì)于大型云計(jì)算運(yùn)營(yíng)商而言，提高性能和降低功耗可以減少所需的服務(wù)器機(jī)架數(shù)，進(jìn)而影響數(shù)據(jù)中心的不動(dòng)產(chǎn)以及為這些計(jì)算機(jī)供電和冷卻的成本。

對(duì)于汽車設(shè)計(jì)，先進(jìn)的 AI 芯片可用于多個(gè)產(chǎn)品線，至少在理論上可用于多個(gè)版本。

然而，簡(jiǎn)化開(kāi)發(fā)過(guò)程和降低芯片總體成本的壓力持續(xù)存在，單個(gè)先進(jìn)芯片的成本可能高達(dá)數(shù)億美元。為此，EDA 工具供應(yīng)商一直在努力確定在不同垂直市場(chǎng)或?qū)嶋H使用時(shí)的常見(jiàn)問(wèn)題。這其中的許多工作都是圍繞已經(jīng)存在的標(biāo)準(zhǔn)以及正在開(kāi)發(fā)的新標(biāo)準(zhǔn)進(jìn)行。

“需要考慮幾個(gè)方面，例如確保客戶使用的是正確版本的 IP。“Arteris IP 董事長(zhǎng)兼首席執(zhí)行官 K. Charles Janac 表示，“強(qiáng)制 IP-XACT 設(shè)置參數(shù)是為了使 IP 模塊可以進(jìn)入 SoC，還有供應(yīng)管理方面。許多公司有不同的供應(yīng)商，包括布局公司，設(shè)計(jì)公司和代工廠。如果整個(gè)供應(yīng)鏈都是 IP-XACT，那么它將變得非常順利。同時(shí)，芯片中包含領(lǐng)先工藝和成熟工藝的芯片。因此，通過(guò)與 NoC 兼容的芯片間連接，以及 IP-XACT 配置出口端口，可以使用小芯片的系統(tǒng)級(jí)封裝簡(jiǎn)化。”

挑戰(zhàn)在于如何將所有這些片段融合在一起成為一個(gè)高層次的抽象，然后進(jìn)行深入挖掘，然后在更高層次上進(jìn)行分析。這是過(guò)去幾年許多大型 EDA 公司集中精力解決的問(wèn)題。EDA 供應(yīng)商一直在提高其工具和設(shè)備的速度和容量，包括利用異構(gòu)平臺(tái)來(lái)加速流程，有時(shí)還與機(jī)器學(xué)習(xí)相結(jié)合。

此外，所有主要 EDA 工具供應(yīng)商都在需要極端計(jì)算能力(例如在驗(yàn)證或調(diào)試期間)的情況下利用云。結(jié)果是，與過(guò)去相比，模擬、仿真和原型設(shè)計(jì)具有更大的擴(kuò)展空間，并且點(diǎn)工具與更高級(jí)別的平臺(tái)間的集成更加緊密。

如何實(shí)現(xiàn)數(shù)據(jù)格式標(biāo)準(zhǔn)化促成全產(chǎn)業(yè)鏈合作?

在日益復(fù)雜的設(shè)計(jì)過(guò)程中，一項(xiàng)新的挑戰(zhàn)是不同的數(shù)據(jù)格式。多芯片和系統(tǒng)集成會(huì)在整個(gè)設(shè)計(jì)制造流程中生成更多數(shù)據(jù)，但并非所有數(shù)據(jù)都能被不同的工具所理解。能夠統(tǒng)一這些數(shù)據(jù)將使流程更簡(jiǎn)單。

“需要標(biāo)準(zhǔn)化數(shù)據(jù)格式，以便能夠在模擬器之間交換信息，從而允許使用通用接口來(lái)分析數(shù)據(jù)格式。”Fraunhofer IIS 自適應(yīng)系統(tǒng)工程部設(shè)計(jì)方法學(xué)部門負(fù)責(zé)人 Roland Jancke 表示。“如果所有部件都用標(biāo)準(zhǔn)化接口，那么它們協(xié)作的機(jī)會(huì)就更高，這對(duì)于開(kāi)發(fā)本身和開(kāi)發(fā)過(guò)程都是有利。在設(shè)計(jì)產(chǎn)品之前，我們必須從部件中構(gòu)建模型，如果這些模型可以組合在一起，并且有機(jī)會(huì)讓那些部件的模型以一起使用，那么我們可以確定系統(tǒng)也可以使用。”

但是，使用一致的數(shù)據(jù)格式提高抽象級(jí)別是一個(gè)挑戰(zhàn)，它需要整個(gè)供應(yīng)鏈的合作。以前，需要更多的專業(yè)知識(shí)來(lái)對(duì)設(shè)備進(jìn)行檢查、測(cè)試，并確保有足夠的產(chǎn)量?，F(xiàn)在，設(shè)計(jì)復(fù)雜的芯片需要在電氣工程、驗(yàn)證、測(cè)試、電源、機(jī)械工程、軟件以及領(lǐng)域?qū)＜业膶I(yè)知識(shí)，在某些情況下，還需要機(jī)器學(xué)習(xí)，深度學(xué)習(xí)和 AI 方面的數(shù)據(jù)科學(xué)家。

Synopsys 產(chǎn)品管理和營(yíng)銷部門總監(jiān) Hany Elhak 說(shuō)：“過(guò)去，這些團(tuán)隊(duì)沒(méi)有相互溝通。他們使用不同的工具，并且使用了不同的流程，現(xiàn)在他們不得不對(duì)話。就 EDA 而言，我們需要意識(shí)到這一點(diǎn)，要提供融合的工作流，以使這些團(tuán)隊(duì)能夠相互合作。我們正在嘗試解決兩個(gè)問(wèn)題。相比傳統(tǒng)的電路，現(xiàn)在的電路更大，更復(fù)雜，以更高的頻率運(yùn)行，并且它們具有更多的寄生效應(yīng)。這是規(guī)模問(wèn)題，我們正在嘗試通過(guò)提供更快的仿真和更高的容量仿真來(lái)解決這個(gè)問(wèn)題。同時(shí)，我們也在嘗試解決的另一個(gè)問(wèn)題，許多不同類型的電路集成更大的系統(tǒng)，因此需要將它們一起設(shè)計(jì)。

第二個(gè)挑戰(zhàn)涉及將 AI / 機(jī)器學(xué)習(xí)納入越來(lái)越多的設(shè)備中。AI 依靠良好的數(shù)據(jù)和一致的格式來(lái)達(dá)到足以用于其任務(wù)的精度水平。

Arm 研究員兼技術(shù)總監(jiān) Rob Aitken 說(shuō)：“精度本身就具有挑戰(zhàn)性。在某些標(biāo)準(zhǔn)化難題或數(shù)據(jù)集上獲得的精度并不一定表明它在實(shí)際應(yīng)用中將要做什么。比如，它正確地識(shí)別了 95% 的圖像，但是如果應(yīng)用程序占了 5% 的全部，這就是需要解決的問(wèn)題。”

在多功能系統(tǒng)中，準(zhǔn)確度的預(yù)測(cè)甚至更加復(fù)雜。

“如果擁有一個(gè)給定精度的系統(tǒng)，而另一個(gè)系統(tǒng)卻具有另一個(gè)精度，那么它們的整體精度取決于這兩種方法彼此之間的獨(dú)立程度。同時(shí)還取決于將兩者結(jié)合使用的機(jī)制。”Aitken 說(shuō)。“在諸如圖像識(shí)別之類的應(yīng)用中，就比較容易理解了。但是，在有雷達(dá)數(shù)據(jù)和攝像頭數(shù)據(jù)融合的汽車類應(yīng)用程序中，就很難了。它們實(shí)際上是彼此獨(dú)立的，但是它們的精確度還取決于必須知道的外部因素。有可能出現(xiàn)這樣的情況，雷達(dá)認(rèn)為它是一只貓，相機(jī)說(shuō)那里什么也沒(méi)有。實(shí)際情況是，由于天黑，雷達(dá)可能是正確的。但是，如果正在下雨，也許雷達(dá)也是錯(cuò)誤的。”

異構(gòu)系統(tǒng)帶來(lái)的未知挑戰(zhàn)

芯片或先進(jìn)封裝芯片現(xiàn)在需要在更大的系統(tǒng)環(huán)境中工作，即使芯片制造商可能對(duì)那個(gè)更大的系統(tǒng)沒(méi)有任何了解。設(shè)計(jì)獨(dú)特的芯片或小芯片需要一個(gè)或多個(gè)獨(dú)特系統(tǒng)的環(huán)境，這迫使 EDA 工具和 IP 供應(yīng)商以不同的方式看待問(wèn)題。

本質(zhì)上，他們需要采取自上而下的方法來(lái)解決所有潛在問(wèn)題，或者需要找到適用于多個(gè)垂直市場(chǎng)可用的解決方案。

例如，考慮幾乎都是獨(dú)一無(wú)二的 AI 芯片和系統(tǒng)的設(shè)計(jì)。

“例如，當(dāng)我們建立一個(gè) PHY 時(shí)，我們希望盡可能多地銷售。”Rambus 的發(fā)明人 Steven Woo 說(shuō)，“我們?cè)诒姸嘤美袠?gòu)建了它。部分原因是構(gòu)建、設(shè)計(jì)和開(kāi)發(fā) PHY 確實(shí)非常昂貴，因此必須大量銷售。就 AI 而言，我們現(xiàn)在所面對(duì)的實(shí)際上是非常特定的用例。這并不意味著它們不能在一系列應(yīng)用程序中使用，但是它的某些軟件性質(zhì)使你可以對(duì)特定類型的應(yīng)用程序進(jìn)行比半導(dǎo)體行業(yè)更多的微調(diào)。我們正在嘗試讓它變得非常通用，這是另一種方式。”

但是，專注于系統(tǒng)設(shè)計(jì)會(huì)帶來(lái)一系列全新的挑戰(zhàn)。例如，替代芯片中的變化，存在附加的系統(tǒng)變化的可能性。簡(jiǎn)而言之，多芯片封裝中的變化可能是不同芯片變化的總和，其中某些變化可能是使用完全不同的工藝在不同的尺寸甚至是來(lái)自不同的代工廠。

Fraunhofer IIS EAS 高級(jí)系統(tǒng)集成小組負(fù)責(zé)人兼高效電子部門負(fù)責(zé)人 Andy Heinig 表示：“我們從標(biāo)準(zhǔn)芯片變化中所看到的變化已經(jīng)被很好地理解，并且有應(yīng)對(duì)這些變化的方法。但在封裝方面，我們認(rèn)為會(huì)出現(xiàn)新的問(wèn)題。到目前為止，它們尚不為人所知，并且只有進(jìn)行測(cè)試才能發(fā)現(xiàn)系統(tǒng)將發(fā)生故障，并發(fā)現(xiàn)新問(wèn)題。此時(shí)，可以采取一些措施來(lái)解決這些問(wèn)題。可能是我們迄今為止尚未遇到過(guò)的各種問(wèn)題的組合，盡管某些問(wèn)題是單獨(dú)已知和被理解的。”

異構(gòu)芯片的更多選擇

所有這些都遠(yuǎn)遠(yuǎn)超出了單個(gè)供應(yīng)商的能力范圍。供應(yīng)鏈?zhǔn)菑?fù)雜且全球化的，并非所有技術(shù)都以相同的速度成熟。在涉及多個(gè)供應(yīng)商的異構(gòu)設(shè)計(jì)中，從一個(gè)設(shè)計(jì)到下一個(gè)設(shè)計(jì)的選擇可能會(huì)有很大差異。

英飛凌 RAM 業(yè)務(wù)部副總裁 Douglas Mitchell 表示：“你會(huì)發(fā)現(xiàn)邏輯流程正在向那些非常先進(jìn)的流程發(fā)展，采用 5 納米或 7 納米技術(shù)。但是存儲(chǔ)技術(shù)的發(fā)展可能不如邏輯技術(shù)那么快。因此擁有數(shù)十年經(jīng)驗(yàn)的存儲(chǔ)器技術(shù)可能非常合適，但是這種技術(shù)不會(huì)很采用 7nm 甚至以下。它可以使用單獨(dú)的芯片來(lái)優(yōu)化可靠性，性能和成本之間的權(quán)衡。”

“特別是在邊緣計(jì)算環(huán)境中，我們將看到不同的組合。”Mitchell 說(shuō)。

“如果擁有處理器，數(shù)據(jù)記錄存儲(chǔ)器，代碼存儲(chǔ)和實(shí)時(shí)處理擴(kuò)展存儲(chǔ)器，這些不同的特征的芯片需要優(yōu)化不同的指標(biāo)。你可能希望擁有某種具有極高使用壽命的數(shù)據(jù)記錄存儲(chǔ)器，比如在 20 年都能實(shí)時(shí)獲取數(shù)據(jù)，這就要求它必須具有某些特征。閃存可能必須在惡劣的環(huán)境下存儲(chǔ)代碼并實(shí)現(xiàn)安全功能。因此，在這些邊緣網(wǎng)絡(luò)設(shè)備中將要有不同的組合。而且，如果可以在邊緣節(jié)點(diǎn)上嵌入一些機(jī)器學(xué)習(xí)功能，可以在邊緣進(jìn)行大量的實(shí)時(shí)處理和決策，并根據(jù)需要決定哪些數(shù)據(jù)需要發(fā)送到云端，這是一個(gè)需要考慮多個(gè)因素的復(fù)雜問(wèn)題。”

復(fù)雜性還增加了跟蹤這些設(shè)計(jì)中使用的所有 IP 的問(wèn)題。“我們肯定會(huì)看到半導(dǎo)體 IP 供應(yīng)商的吸引力更大。”ClioSoft 的營(yíng)銷主管 Simon Rance 說(shuō)。“他們對(duì)此擔(dān)憂已有 10 年了，這種擔(dān)憂正在不斷增加和升級(jí)。這始于知識(shí)產(chǎn)權(quán)的使用，尤其是法律協(xié)議。對(duì)于較大的 IP 公司而言，高端 IP 成本很高，許多公司購(gòu)買使用許可。問(wèn)題在于 IP 提供商無(wú)法對(duì)其進(jìn)行監(jiān)管，它具有法律約束力，但他們不知道其 IP 是否已用于多個(gè)設(shè)計(jì)中。較大的公司不想從 IP 提供商那里購(gòu)買 IP 并違反這些法律協(xié)議。芯片設(shè)計(jì)師不知道公司是否是一次性許可證。我們看到文件服務(wù)器上擁有許多 IP。我們一直在解決缺少管理的問(wèn)題。”

結(jié)論

芯片的復(fù)雜性的增加已經(jīng)有一段時(shí)間，但是在很大程度上，它被摩爾定律的經(jīng)濟(jì)學(xué)所控制。隨著最先進(jìn)節(jié)點(diǎn)的成本變化，芯片架構(gòu)師正在創(chuàng)造更多選擇，以極大地提高性能并優(yōu)化每瓦性能。盡管這具有創(chuàng)造力并催生了許多新的選擇，但是定制的數(shù)量以及不斷增長(zhǎng)的芯片尺寸和復(fù)雜性也使得用當(dāng)今的 EDA 工具面臨更大的挑戰(zhàn)。

Ansys 的 Goldman 說(shuō)：“我們遵循摩爾定律已有 50 多年的歷史，而這全都與半導(dǎo)體有關(guān)。但是，要設(shè)計(jì)芯片，需要支持它的 EDA。如今，我們有了很大的創(chuàng)新。但是現(xiàn)在我們看到了指數(shù)式創(chuàng)新，未知的數(shù)量也隨之增加。”

應(yīng)對(duì)這些指數(shù)級(jí)變化將是當(dāng)下十年的重大挑戰(zhàn)，它將定義如何設(shè)計(jì)，制造和測(cè)試高級(jí)芯片，以及它們?cè)谡麄€(gè)預(yù)期壽命中的性能。

關(guān)鍵詞： 異構(gòu)芯片 復(fù)雜性 小芯片 先進(jìn)封裝